(3) Japanese Patent Application Laid-Open No. 9-288562 (1997)

"Multi-Bit Matching Circuit"

The following is an extract relevant to the present application.

5

10

15

20

This invention provides a multi-bit matching circuit which facilitates timing design by keeping a delay time of an output signal constant regardless of a logic of an input signal and allows a fast operation, and which is able to reduce a layout area and is further able to decrease power consumption.

An n-bit matching circuit 10 comprises match-comparison parts 100 for each n-bit which inputs a pair of input signals DATA[0:n] and DATA N [0:n] being an object to be match-compared and an input signal ADDR [0:n] being a reference of match-comparison, and which outputs comparison results at an open drain electrode NMOS. The n-bit matching circuit 10 also comprises an output control part 110 which detects a shift of a pair of input signals by a pair of signals for one bit among said pair of input signals DATA [0:n] and DATA N [0:n] and which outputs an input shift detection signal at the open drain electrode NMOS. The n-bit matching circuit 10 further comprises an output part 120 which inputs a comparison result for said n-bit and said input shift detection signal and which is activated by the input shift detection signal. The n-bit matching circuit 10 has a dynamic circuit configuration wherein said math-comparison parts 100 for n-bit are wired-OR-connected.

# 特開平9-288562

(43)公開日 平成9年(1997)11月4日

(51) Int.Cl. \*

G06F 7/04

識別記号

FΙ

G06F 7/04

審査請求 未請求 請求項の数9 OL (全19頁)

(21)出願番号

特願平8-102129

(22)出願日

平成8年(1996)4月24日

(71)出願人 000000295

冲電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 黒津 悟

東京都港区虎ノ門1丁目7番12号

工業株式会社内


(74)代理人 弁理士 前田 実

#### (54) 【発明の名称】多ピット一致回路

#### (57)【要約】

【課題】 入力信号の論理に拘らず出力信号の遅延時間 を一定に保つことによりタイミング設計を容易にするこ とができ、高速動作を可能にするとともに、レイアウト 面積を小さくでき、さらには消費電力を小さくできる多 ビット一致回路を提供する。

【解決手段】 nピット一致回路10は、被一致比較対 象の入力信号対DATA [0:n], DATA N [0:n]と一致比較対象の入力信号ADDR[0: nlを入力し、オープンドレイン電極NMOSで比較結 果を出力する各nビット分の一致比較部100と、前記 入力信号対DATA [0:n], DATA N [0: nlのうち、1ビット分の信号対で入力信号対の遷移を 検出しオープンドレイン電極NMOSで入力遷移検出信 号を出力する出力制御部110と、前記nビット分の比 較結果と、前記入力遷移検出信号を入力し、入力遷移検 出信号によって活性化される出力部120とを備え、前 記nビットの一致比較部100をワイヤードオア接続し たダイナミック回路構成にする。



第1の実施形態のn人力ピット一致回路 のプロック図

#### 【特許請求の範囲】

【請求項1】 nビット(nは任意の整数)の被一致比較対象の入力信号と、nビットの一致比較対象の入力信号の全ビットについて一致比較を行う多ビット一致回路において、

同期信号によって活性化される被一致比較対象のnビットの入力信号対と一致比較対象の入力信号を入力して各ビットの比較結果を出力する一致比較部と、

前記被一致比較対象のnビットの入力信号対のうち、1 ビット分の信号対を入力し、該入力信号対の遷移を検出 10 して入力遷移検出信号を出力する出力制御部と、

前記nビット分の比較結果を、前記入力遷移検出信号によって活性化させる出力部とを備え、

前記nビットの一致比較部の出力をワイヤードオア接続 させ、同期信号に同期してダイナミック動作を行うよう に構成したことを特徴とする多ビット一致回路。

【請求項2】 上記請求項1記載の多ピット一致回路において、

前記一致比較部は、2入力排他的論理和回路とその出力を制御信号とするプルダウン索子にオープンドレインN 20 MOSを用いて一致比較結果を出力する構成とし、前記出力制御部は、2入力NAND回路とその出力を制御信号とするプルダウン素子であるオープンドレインN MOSにより入力遷移検出結果を出力する構成とし、前記nビットの一致比較部の出力をワイヤードオア接続

させ、同期信号に同期してダイナミック動作を行うことを特徴とする多ピット一致回路。

【請求項3】 前記一致比較部内のブルダウン素子にバイポーラトランジスタを付加して一致比較結果を出力する構成とし、

前記出力制御部のブルダウン素子にバイポーラトランジスタを付加して入力遷移検出信号を出力する構成としたことを特徴とする請求項1又は2の何れかに記載の多ビット一致回路。

【請求項4】 前記出力制御部内の2入力NAND回路を、前記一致比較部内の2入力排他的論理和回路に使用された回路構成と同じレイアウトを用いて、論理回路を構成したことを特徴とする請求項1又は2の何れかに記載の多ピット一致回路。

【請求項5】 前記出力制御部内で用いるブルダウン素 40子の駆動能力に対応して、前記出力制御部の出力にタイミング調整用の負荷回路を付加したことを特徴とする請求項1、2又は3の何れかに記載の多ピット一致回路。

【請求項6】 前記一致比較部内で用いるブルダウン素子と前記出力制御部内で用いるブルダウン素子を統一し、前記出力制御部の出力に、タイミング調整用の負荷回路として、該統一されたブルダウン素子をダミー素子として(n-1)個付加したことを特徴とする請求項1、2又は3の何れかに記載の多ピット一致回路。

【請求項7】 前記出力部からレイアウト的に最も離れ 50

るように前記一致比較部を配置し、該一致比較部に対して前記出力制御部を隣接して配置し、前記一致比較部に入力される被一致比較信号対を、前記出力制御部に入力するようにレイアウトしたことを特徴とする請求項1、2、3、4、5又は6の何れかに記載の多ピット一致回路。

【請求項8】 前記nビットの一致比較部内で用いるプルダウン素子と、前記出力制御部内で用いるプルダウン素子の駆動能力を統一し、前記出力制御部の出力に、タイミング調整用の負荷回路として、該統一されたプルダウン素子を使いダミー素子としてn個、又はそれ以上、付加したことを特徴とする請求項1、2、3、4、5、6又は7の何れかに記載の多ピット一致回路。

【請求項9】 上記請求項1又は2の何れかに記載の多 ピット一致回路において、

nピットの被一致比較対象の入力信号と、nピットの一致比較対象の入力信号の全ピットについて一致比較を行い、不一致比較結果を出力する多ピット不一致回路であることを特徴とする多ピット一致回路。

#### 【発明の詳細な説明】

[0001]

30

【発明の属する技術分野】本発明は、半導体集積回路におけるキャッシュメモリ等に使用される多ピット一致回路に係り、詳細には、nピットの入力信号の全ピットについて一致比較を行う多ピット一致回路に関する。 【0002】

【従来の技術】1ビットの2進数x, yが一致しているか否かを調べる回路を一致回路あるいは不一致回路と呼び、その1ビットの2進数x, yを何ビットか集め、多ビット一致回路や多ビット不一致回路を構成する。1ビット一致回路は別名、排他的論理和 (exclusive NOR) ゲート、1ビット不一致回路は別名、否定排他的論理和 (exclusive OR) ゲートとも呼ばれる。

【0003】従来のこの種の多ピット一致回路としては、例えば「CMOS回路の使い方(I)」(工業調査会 1988年1月20日発行 105~109頁)に記載されたものがあった。

【0004】図24は、一般的な4ビット一致回路を示す回路図である。図24において、この4ビット一致回路は被一致比較対象の4ビットの入力信号DATA [0:3]と一致比較対象の4ビットの入力信号ADD R [0:3]をそれぞれ入力する4個の2入力排他的論理和回路1~4と、それらの2入力排他的論理和回路1~4による各ビットの比較出力を入力し、一致比較の出力信号OUTの論理を確定する4入力NOR回路5から構成されている。

【0005】上記4ビット一致回路回路は、被一致比較対象の4ビットの入力信号DATA[0:3]と一致比較対象の4ビットの入力信号ADDR[0:3]の各ビットの論理がすべて同じであった場合に出力信号OUT

に一致していたことを示すハイレベル信号「H」を出力するものである。

【0006】一方、上記被一致比較対象の4ビットの入力信号DATA[0:3]と一致比較対象の4ビットの入力信号ADDR[0:3]のうち、1ビットでも論理が異なる場合、出力信号OUTには不一致ビットがあったことを示すローレベル信号「L」を出力する。

#### [0007]

【発明が解決しようとする課題】しかしながら、このような従来の多ピット一致回路では、以下(1)~(4)のような問題点があった。

【0008】すなわち、(1) 一致比較の入力信号数の増加に伴い、出力確定のNOR回路の入力数が増加し、 多段接続あるいは論理分割の必要性があるので、出力の 論理確定までの遅延時間が増大する。

【0009】(2)被一致比較対象の入力信号の論理確定と一致比較対象の入力信号の論理確定に遅延差がある場合、出力信号にヒゲ状の細いバルス(ハザード)が出力されてしまう。

【0010】(3) 一致比較の入力信号数の増加に伴い、出力確定のNOR回路の入力数が増加し、多段接続あるいは論理分割の必要性があるので、レイアウト面積が増大する。

【0011】(4)一致比較の入力信号数の増加に伴い、出力確定のNOR回路の入力数が増加し、多段接続あるいは論理分割の必要性があるので、消費電力が増加する。

【0012】本発明は、入力信号の論理に拘らず出力信号の遅延時間を一定に保つことによりタイミング設計を容易にすることができ、高速動作を可能にするとともに、レイアウト面積を小さくでき、さらには消費電力を小さくできる多ピット一致回路を提供することを目的とする。

#### [0013]

【課題を解決するための手段】本発明に係る多ピットー致回路は、nピットの被一致比較対象の入力信号と、nピットの一致比較対象の入力信号の全ピットについて一致比較を行う多ピット一致回路において、同期信号によって活性化される被一致比較対象のnピットの入力信号がと一致比較対象の入力信号を入力して各ピットの比較 40 結果を出力する一致比較部と、被一致比較対象のnピットの入力信号対の過移を検出して入力遷移検出信号を出力する出力制御部と、nピット分の比較結果を、入力遷移検出信号によって活性化させる出力部とを備え、nピットの一致比較部の出力をワイヤードオア接続させ、同期信号に同期してダイナミック動作を行うように構成している。

【0014】本発明に係る多ピット一致回路は、一致比較部が、2入力排他的論理和回路とその出力を制御信号 50

とするブルダウン素子にオープンドレインNMOSを用いて一致比較結果を出力する構成とし、出力制御部は、2入力NAND回路とその出力を制御信号とするブルダウン素子であるオープンドレインNMOSにより入力遷移検出結果を出力する構成とし、nビットの一致比較部の出力をワイヤードオア接続させ、同期信号に同期してダイナミック動作を行うように構成する。

【0015】また、本発明に係る多ピット一致回路は、一致比較部内のブルダウン素子にバイポーラトランジス 10 夕を付加して一致比較結果を出力する構成とし、出力制 御部のブルダウン素子にバイポーラトランジスタを付加 して入力遷移検出信号を出力する構成としてもよい。

【0016】また、本発明に係る多ピット一致回路は、 出力制御部内の2入力NAND回路を、一致比較部内の 2入力排他的論理和回路に使用された回路構成と同じレ イアウトを用いて、論理回路を構成するものであっても よい。

【0017】また、本発明に係る多ピット一致回路は、 出力制御部内で用いるブルダウン素子の駆動能力に対応 して、出力制御部の出力にタイミング調整用の負荷回路 を付加する構成であってもよい。

【0018】また、本発明に係る多ピット一致回路は、一致比較部内で用いるブルダウン索子と出力制御部内で用いるブルダウン索子を統一し、出力制御部の出力に、タイミング調整用の負荷回路として、該統一されたブルダウン索子をダミー索子として(n-1)個付加する構成であってもよい。

【0019】また、本発明に係る多ピット一致回路は、出力部からレイアウト的に最も離れるように一致比較部 を配置し、該一致比較部に対して出力制御部を隣接して配置し、一致比較部に入力される被一致比較信号対を、出力制御部に入力するようにレイアウトしてもよい。【0020】また、本発明に係る多ピット一致回路は、nピットの一致比較部内で用いるブルダウン素子と、出力制御部内で用いるブルダウン素子の駆動能力を統一し、出力制御部の出力に、タイミング調整用の負荷回路として、該統一されたブルダウン素子を使いダミー素子としてn個、又はそれ以上、付加する構成であってもよい。

【0021】さらに、多ピット一致回路が、nピットの被一致比較対象の入力信号と、nピットの一致比較対象の入力信号の全ピットについて一致比較を行い、不一致比較結果を出力する多ピット不一致回路であってもよい。

#### [0022]

【発明の実施の形態】本発明に係る多ピット一致回路 は、半導体集積回路におけるキャッシュメモリ等に用いられる多ピット一致回路に適用することができる。

【0023】図1は本発明の第1の実施形態に係る多ピット一致回路の構成を示すプロック図である。図1に示

す多ピットー致回路は、n入力ピットの一致回路を用いたヒットコンパレータ回路に適用した例である。

【0024】図1において、nビット一致回路10(多ビット一致回路)は、n個の一致比較部100、出力制御部110、出力部120及び同期信号CLKにて制御されるブリチャージ索子であるPMOSトランジスタ130,131から構成されるダイナミック型論理回路である。

【0025】上記nビット一致回路10は、被一致比較対象のnビットの入力信号対DATA[0:n], DA 10 TA N[0:n] と一致比較対象のnビットの入力信号ADDR[0:n]を入力し、nビットの一致比較結果である出力信号HITを出力するものである。

【0026】上記n個の一致比較部100には、被一致比較対象のnビットの入力信号対DATA[0:n], DATA N[0:n]と一致比較対象のnビットの入力信号ADDR[0:n]とがそれぞれに入力される。なお、詳細な内部構成については図2及び図3で後述する。このn個の一致比較部100の出力は、すべてワイヤードオア接続され、ワイヤードオア接続された出力は20COMP信号として同期信号CLKによって制御されるプリチャージ索子であるPMOSトランジスタ130と出力部120の1入力に接続される。

【0027】上記出力制御部110には、被一致比較対象のnビットの入力信号対DATA[0:n],DATAN[0:n]のうち、1ビットの信号対が入力される。なお、詳細な内部構成については図4及び図5で後述する。この出力制御部110の出力は、READY信号として同期信号CLKによって制御されるプリチャージ索子であるPMOSトランジスタ131と出力部12 300の1入力に接続される。

【0028】出力部120は、ワイヤードオア接続されたn個の一致比較部100の出力COMPと出力制御部110の出力READYを入力し、nビットの一致比較結果を出力信号HITとして出力する。

【0029】ここで、被一致比較対象のnビットの入力信号対DATA [0:n] とDATA N [0:n] は相補的な論理信号であり、同期信号CLKに同期して活性化されるものとし、それ以外のときは両信号とも初期値に固定されているものとする。本nビット一致回路 1 40 0の場合、同期信号CLKがローレベルの時(ブリチャージ時)、前記入力信号対DATA [0:n] とDATA N [0:n] は両信号ともハイレベルにブルアップされていることとする。

【0030】また、一致比較対象のnビットの入力信号 ADDR[0:n] は同期信号CLKがハイレベルになる以前(すなわち、サンブリング時以前)には、すでに 論理は確定しているものとする。

【0031】図2及び図3は上記n個の一致比較部10 0の構成を説明するための図であり、図2はその論理回 50

路図、図3はその具体的な回路構成図である。

【0032】図2において、一致比較部100は、被一致比較対象の入力信号対DATA, DATA Nと一致比較対象の入力信号ADDRとが入力される3入力端子と、一致比較結果である1出力端子OUTを持つ。前記被一致比較対象の入力信号対DATA, DATA Nと一致比較対象の入力信号ADDRは、2入力排他的論理和回路101に入力され、その出力は次段のブルダウン索子102の制御信号となる。上記ブルダウン索子102の一方の端子は出力端子OUTに接続され、他方の端子は接地端子GNDに接続される。

【0033】よって、この一致比較部100の出力端子OUTには、被一致比較対象の入力信号対DATA, DATA Nと一致比較対象の入力信号ADDRとの否定 排他的論理和(OUT=DATA・ADDR+DATA N・ADDR N)が出力されることになる。

【0034】図3は一致比較部100の具体的な回路構成例を示した図であり、この図において、前記入力信号ADDRは、インパータ素子103に接続されADDRNを生成する。また、前記入力信号対DATA、DATANと入力信号ADDR、ADDRNはそれぞれ、PMOSトランジスタ105とNMOSトランジスタ108のゲート電極、PMOSトランジスタ107とNMOSトランジスタ106とNMOSトランジスタ109のゲート電極、PMOSトランジスタ106とNMOSトランジスタ109のゲート電極、PMOSトランジスタ104とNMOSトランジスタ10Bのゲート電極にそれぞれ接続される。また、PMOSトランジスタ104、106のソース電極は電源端子VDDに接続され、それらの各ドレイン電極はPMOSトランジスタ105、107のソース電極にそれぞれ接続されている。

【0035】上記NMOSトランジスタ109,10Bのソース電極は、接地端子GNDに接続され、それらの各ドレイン電極はNMOSトランジスタ108,10Aのソース電極にそれぞれ接続されている。また、PMOSトランジスタ105,107とNMOSトランジスタ108,10Aのドレイン電極は、ブルダウン素子102であるNMOSトランジスタ10Cのゲート電極に接続され、そのソース電極は接地端子GNDに、ドレイン電極は出力端子OUTに接続され、オープンドレイン構造になっている。

【0036】図4及び図5は上記出力制御部110の構成を説明するための図であり、図4はその論理回路図、図5はその具体的な回路構成図である。

【0037】図4において、出力制御部110は、被一致比較対象の入力信号対DATA, DATA Nの2入力端子と出力制御信号である1出力端子OUTを持つ。前記被一致比較対象の入力信号対DATA, DATA Nは2入力NAND回路111に入力され、その出力は次段のブルダウン索子112の制御信号となる。前記、

8

プルダウン素子112の一方の端子は出力端子OUTに接続され、他方の端子は接地端子GNDに接続される。 【0038】よって、この出力端子OUTには、被一致比較対象の入力信号対DATA、DATA Nの論理和 (OUT=DATA・DATA N)が出力されることになる。

【0039】図5は上記出力制御部110の具体的な回路構成例を示した図であり、この図において、前記入力信号対DATA, DATA Nはそれぞれ、PMOSトランジスタ113とNMOSトランジスタ115のゲー 10ト電極、PMOSトランジスタ114とNMOSトランジスタ116のゲート電極にそれぞれ接続される。また、PMOSトランジスタ113, 114のソース電極は電源端子VDDに接続される。また、NMOSトランジスタ116のソース電極は接地端子GNDに接続され、そのドレイン電極はNMOSトランジスタ115のソース電極に接続される。

【0040】また、PMOSトランジスタ113,11 4とNMOSトランジスタ115のドレイン電極は、プルダウン素子112であるNMOSトランジスタ117 20 のゲート電極に接続され、そのソース電極は接地端子G NDに、ドレイン電極は出力端子OUT接続され、オープンドレイン構造になっている。

【0041】一方、上記出力部120は、前記図1に示すように、n個の一致比較部100のワイヤード接続部である内部ノードCOMPがインパータ回路121に接続される。そのインパータ回路121の出力と出力制御部110の出力である内部ノードREADYが2NOR回路122に接続され、nビットの一致比較結果を出力信号HITとして出力する。

【0042】このように、第1の実施形態に係るnピッ ト一致回路10は、同期信号によって活性化される被一 致比較対象のnビットの入力信号対と一致比較対象の入 力信号を入力して各ピットの比較結果を出力する一致比 較部100と、被一致比較対象の n ピットの入力信号対 のうち、1ピット分の信号対を入力し、該入力信号対の 遷移を検出して入力遷移検出信号を出力する出力制御部 110と、nビット分の比較結果を、入力遷移検出信号 によって活性化させる出力部120とを備え、一致比較 部100は、2入力排他的論理和回路101とその出力 40 を制御信号とするブルダウン索子102にオープンドレ インNMOS10Cを用いて一致比較結果を出力する構 成とし、出力制御部110は、2入力NAND回路11 1とその出力を制御信号とするプルダウン素子112で あるオープンドレインNMOS117により入力遷移検 出結果を出力する構成とし、nビットの一致比較部10 0の出力をワイヤードオア接続させ、同期信号に同期し てダイナミック動作を行うように構成されている。

【0043】以下、上述のように構成されたnビットー 致回路10の動作を説明する。 【0044】図6は、第1の実施形態に係るnビットー 致回路10を採用した具体的な回路適用例を示す図であ り、例えば、この回路は、キャッシュメモリ内で使われ るnビットのヒットコンパレータ回路200である。図 1~図5と同一構成部分には同一番号を付している。こ の図6を用いて具体的な回路動作を説明する。

【0045】図6において、ヒットコンパレータ回路2 00は、同期信号CLKに同期して、メモリセル210 のワード線WL、センスアンプ220の動作を活性化して読み出し動作を開始し、図6破線に示すれビット一致 回路10によりれビットの読み出しデータ対DATA [0:n], DATA N[0:n] (被一致比較対象 の信号対)と一致比較対象のれビットの入力信号ADD R[0:n]の各ビットの一致比較を行い、一致結果H ITを出力するものである。

【0046】このヒットコンパレータ回路200が非活性化状態の時、すなわち同期信号CLKがローレベルのときは、センスアンブ220の出力、すなわちnビットの読み出しデータ対DATA [0:n], DATA N [0:n] (被一致比較対象の信号対)は、初期値に固定されており、本ヒットコンパレータ回路200ではハイレベルにブルアップされているものとする。

【0047】また、一致比較対象の入力信号ADDR [0:n]は、ヒットコンパレータ回路200が活性化状態になる以前にすでに論理は確定されているものとする。

【0048】図7及び図8は、前記図6に示したnビット一致回路10を採用した回路適用例の各ノードの電位の関係を表したタイミングチャートであり、図7はnビットの読み出しデータ対DATA[0:n],DATAN[0:n] (被一致比較対象の信号対)と一致比較

対象のnビット入力信号ADDR [0:n]の各ビットがすべて一致していた場合の波形(ヒット時の波形)を示す波形図、図8は1ビットでも一致しないものがあった場合の波形(ミス時の波形)を示す波形図である。

【0049】まず、図7に示すヒット時の波形を参照して第1の実施形態に係るnビット一致回路10の動作を説明する。

【0050】同期信号CLKがローレベルの時、ブルアップ案子であるPMOSトランジスタ130,131が 導通状態であり、内部ノードCOMP、READYはハイレベルにブリチャージされている。このとき、センスアンブ220は非活性化状態であるので、nビットの読み出しデータ対DATA[0:n],DATAN [0:n] はともにブルアップされており、ハイレベルに初期化されている。

【0051】また、同期信号CLKがハイレベルになる 前に、一致比較対象の入力信号ADDR [0:n]は、 すでに論理が確定されている。このとき、一致比較部1 50 00の状態は、前記図3に示すように、DATA, DA TA Nはともにハイレベルにプルアップ、ADDR, ADDR Nはどちらかがハイレベルとなっているの で、NMOSトランジスタ108,109のバス、又は NMOSトランジスタ10A, 10Bのパスはどちらか が導通状態になっており、次段のプルダウン索子102 であるNMOSトランジスタ10Cのゲート電極には、 ローレベルの信号が入力され非導通状態となっている。 これは、全ピットの一致比較部100に対して、同様の ことがいえるので、図6の内部ノードCOMPはプリチ ャージ状態が保たれていることになる。

【0052】また、出力制御部110についても同様で あり、前記図5に示すように、DATA, DATA N がともにハイレベルにプルアップされているので、2 N AND回路111出力はローレベルとなり、次段のブル ダウン索子112であるNMOSトランジスタ117は 非導通状態となっているので、図5の内部ノードREA DYはプリチャージ状態が保たれていることになる。

【0053】以上のことから、同期信号CLKがローレ ベルの時、内部ノードCOMP、READYがともにハ イレベルにブルアップされているので、出力信号HIT 20 にはローレベルの信号が出力されることになる。

【0054】次に、同期信号CLKがハイレベルになる と、プリチャージ索子のPMOSトランジスタ130, 131は非導通状態になる。また、この同期信号CLK に同期してメモリセル210のワード線WL、センスア ンプ220の動作が活性化され、読み出し動作が開始さ れる。このとき、nヒットの読み出しデータ対DATA [0:n], DATA N[0:n] (被一致比較対対 象の信号対) はまたハイレベルのままであるが、読み出 し動作が完了すると、メモリ保持内容が読み出しデータ 対DATA [0:n], DATA N [0:n] に出力 され、一方がハイレベル、他方がローレベルの相補的な 信号対となる。

【0055】このとき、読み出し完了後の相補的な読み 出しデータ対DATA [0:n], DATA N [0: n]と一致比較対象の信号ADDR [0:n]の論理が 一致している場合、一致比較部100の状態は前記図3 に示すように、ADDRとDATAがともにハイレベ ル、又はADDRとDATAがともにローレベル(AD DR NとDATA Nがともにハイレベル)の論理状 40 態であるので、NMOSトランジスタ108,109の パス又はNMOSトランジスタ10A, 10Bのパスの どちらかが導通状態である。

【0056】よって、次段のプルダウン素子102のN MOSトランジスタ10Cは非導通状態のままである。 この動作が、nビット分のすべての一致比較部100で 起こった場合、すなわち、nピットがすべて一致してい た場合、内部ノードCOMPはハイレベルのまま電位が 保たれていることになる。

示すように、読み出し動作開始時は、DATA,DAT A Nがともにハイレベルのままであったのが、読み出 し動作が完了すると同時に、2NAND回路111がハ イレベルの信号を出力し、次段のプルダウン索子112 であるNMOSトランジスタ117が導通状態となる。 これは、図6において、内部ノードREADYのプリチ ャージ電荷を放電することになり、内部ノードREAD Yはローレベルにプルダウンされる。このとき、すでに nピットのすべての一致比較部100の一致比較動作が 10 完了して、内部ノードCOMPは全ピットが一致してい たことを示すハイレベルの状態で論理が確定されおり、 また、内部ノードREADYがハイレベルからローレベ ルにプルダウンされたこと、すなわち、メモリの読み出 し動作が完了したことによって、上記出力部120が活 性化され、出力端子HITはローレベルからハイレベル にプルアップされ、nビットがすべて一致していたこと を示すハイレベルの出力信号HITを出力する。

【0058】次に、図8に示すミス時の波形を参照して 第1の実施形態に係るnビット一致回路10の動作を説 明する。

【0059】読み出しデータ対DATA [0:n], D ATA N [0: n] (被一致比較対対象の信号対)と 一致比較対象の信号ADDR [0:n]の論理に1ビッ トでも不一致があった場合、一致比較部100の状態 は、前記図3の一致比較部100に照らし合わせると、 ADDRとDATA N、又はADDR NとDATA が、ともにローレベルの状態であるので、PMOSトラ ンジスタ104,105のパス又はPMOSトランジス タ106、107のパスのどちらかが導通状態になる。 よって、次段のプルダウン素子102のNMOSトラン ジスタ10℃が導通状態となる。

【0060】これは、前記図6の内部ノードCOMPの プリチャージ電荷が放電されることになり、内部ノード COMPはローレベルにプルダウンされる。この動作が nピットの一致比較部100において、不一致のピット に対してすべて行われる。

【0061】出力制御部110は、ヒット時と同様にメ モリの読み出し動作が完了したのと同時に、図6の内部 ノードREADYをプルダウンする。

【0062】このとき、nピットのすべての一致比較部 100の一致比較動作が完了して、内部ノードCOMP には1ビット以上の不一致があったことを示すローレベ ルの状態で論理が確定されおり、また、内部ノードRE **ADYがハイレベルからローレベルにブルダウンされた** こと、つまり、メモリの読み出し動作が完了したことに よって出力部120が活性化され、出力端子HITには 内部ノードCOMPのローレベルの信号を出力し、不一 致ピット(ミス)があったことを示す。

【0063】以上説明したように、第1の実施形態に係 【0057】また、上記出力制御部110では、図5に 50 るnピットー致回路10は、被一致比較対象の入力信号

対DATA [0:n], DATA N [0:n]と一致 比較対象の入力信号ADDR [0:n]を入力し、オー プンドレイン電極NMOSで比較結果を出力する各nビ ット分の一致比較部100と、前記入力信号対DATA [0:n], DATA N[0:n] のうち、1ピット 分の信号対で入力信号対の遷移を検出しオープンドレイ ン電極NMOSで入力遷移検出信号を出力する出力制御 部110と、前記nピット分の比較結果と、前記入力遷 移検出信号を入力し、入力遷移検出信号によって活性化 される出力部120とを備え、前記nビットの一致比較 10 部100をワイヤードオア接続したダイナミック回路構 成にしているので、従来例のような多段接続あるいは論 理分割の必要性がなくなるため、高速動作が可能にな り、レイアウト面積を小さくでき、コストを削減するこ とができるとともに、消費電力を小さくすることができ る。また、被一致比較対象の入力信号対DATA [0: n], DATA N[0:n] の遷移を検出し、その信 号によって出力部120を活性化させているので、n入 カピットの入力信号の論理がどのような場合でも、出力 信号HITの遅延時間を一定に保つことができ、タイミ 20 ング設計を容易にすることができる。

【0064】図9は本発明の第2の実施形態に係る多ピット一致回路の構成を示すブロック図である。図9に示す多ピット一致回路も、n入力ピットのヒットコンパレータ回路に適用することができる。なお、本実施形態に係るnビット一致回路10の説明にあたり図1に示すnビット一致回路10と同一構成部分には同一符号を付して重複部分の説明を省略する。

【0065】図9において、nビット一致回路20(多ビット一致回路)は、n個の一致比較部300、出力制御部310、出力部320及び同期信号CLKにて制御されるプリチャージ素子であるPMOSトランジスタ330,331から構成されるダイナミック型論理回路である。

【0066】本実施形態に係るnビット一致回路20は、前記第1の実施形態に係るnビット一致回路10に対して、一致比較部300と出力制御部310の中でそれぞれ使われているブルダウン素子302,312に、Bipoarトランジスタを付加してブルダウン駆動能力を向上させた点のみが異なっている。

【0067】図10及び図11は上記n個の一致比較部300の構成を説明するための図であり、図10はその論理回路図、図11はその具体的な回路構成図である。図10に示すように、一致比較部300の論理回路は前記図2に示す一致比較部100と同様である。

【0068】図11において、入力信号対DATA,DATA Nと入力信号ADDRを入力する2入力排他的 論理和回路301の出力は、NMOSトランジスタ30 3のゲート電極に接続される。そのNMOSトランジス タ303のドレイン電極はBipolarトランジスタ 50

304のコレクタ電極と出力端子OUTに接続され、ソース電極はBipoarトランジスタ304のペース電極とペース電荷引き抜き索子305に接続される。ペース電荷引き抜き索子305の他方端子とBipoarトランジスタ304のエミッタ電極は接地端子GNDに接続される。

【0069】図12及び図13は上記出力制御部310の構成を説明するための図であり、図12はその論理回路図、図13はその具体的な回路構成図である。

【0070】図12に示すように、出力制御部310の 論理回路は前記図4に示す出力制御部110と同様である。

【0071】図13は出力制御部310のうちブルダウン素子312を詳細に示した回路図である。

【0072】図13において、上記出力制御部310 は、2入力NAND回路311及びブルダウン素子31 2から構成され、ブルダウン素子312はNMOSトランジスタ313、Bipoarトランジスタ314及び 電荷引き抜き素子315から構成される。

【0073】入力信号対DATA、DATA Nを入力する2入力NAND回路311の出力は、NMOSトランジスタ313のゲート電極に接続される。そのNMOSトランジスタ313のドレイン電極は、Bipoarトランジスタ314のコレクタ電極と出力端子OUTに接続され、ソース電極はBipoarトランジスタ314のベース電極とベース電荷引き抜き索子315とに接続される。ベース電荷引き抜き索子315の他方の端子とBipoarトランジスタ314のエミッタ電極は接地端子GNDに接続される。

【0074】このように、第2の実施形態に係るnビット一致回路20は、一致比較部300内のブルダウン素子302にBipoarトランジスタ304を付加して一致比較結果を出力する構成とし、出力制御部310のブルダウン素子312にBipoarトランジスタ314を付加して入力遷移検出信号を出力する構成としている。

【0075】以下、上述のように構成されたnビットー 致回路20の動作を説明する。

【0076】上記nビット一致回路20の全体の回路動 40 作はヒット時もミス時も、第1の実施形態で説明したn ビット一致回路10と同様である。

【0077】同期信号CLKがローレベルのとき、図9…に示すように内部ノードCOMP, READYはPMOSトランジスタ330,331によりプリチャージされる。このとき、図11に示す一致比較部300うちの2入力排他的論理和回路301と図13に示す出力制御部310うちの2入力NAND回路311はともにローレベルの電位を出力しているので、次段のNMOSトランジスタ303,313はともに非導通状態である。

【0078】このとき、前記NMOSトランジスタ30~

3,313のソース電極、すなわち、Bipoarトラ ンジスタ304,314のペース電位はペース電荷引き 抜き素子305,315によってローレベルにプルダウ ンされており、Bipoarトランジスタ304,31 4は非導通状態となっている。よって、同期信号CLK がローレベルの時、プリチャージ状態が保たれている。 【0079】次に、同期信号CLKがハイレベルにな り、図11に示す被一致比較対象の入力信号対DAT A, DATA Nと一致対象の入力信号ADDRが不一 致のとき、2入力排他的論理和回路301はハイレベル 10 の信号を出力し、次段のNMOSトランジスタ303が 導通状態となる。これにより、図9に示す内部ノードC OMPに蓄えられていたプリチャージ電荷がNMOSト ランジスタ303を介してBipoarトランジスタ3 04のベース電極に流れ込み、Bipoarトランジス タ304が導通状態になり、内部ノードCOMPは一気 にローレベルにプルダウンされる。

【0080】同様に、同期信号CLKがハイレベルになり、図13に示す被一致比較対象の入力信号対DATA,DATA Nが相補的な信号状態に遷移したとき、2入力NAND回路311はハイレベルの信号を出力し、次段のNMOSトランジスタ313が導通状態となる。これにより、図9に示す内部ノードREADYに蓄えられていたプリチャージ電荷がNMOSトランジスタ313を介してBipoarトランジスタ314が導通状態になり、内部ノードREADYは一気にローレベルにプルダウンされる。

【0081】以上のように、第2の実施形態によれば、 n入力の一致比較部300及び出力制御部310のブル 30 ダウン素子302,312にBipoarトランジスタ 304,314を付加しているので、Bipoarトラ ンジスタの高駆動能力により、さらなる高速動作が可能 になる。また、一致比較の入力信号数の増加による、ワ イヤードオア接続部(一致比較部出力)の寄生容量の増 加に対し、遅延時間の負荷依存性を小さくすることがで きる。

【0082】図14は本発明の第3の実施形態に係る多ピット一致回路の構成を示すブロック図である。図14に示す多ピット一致回路も、n入力ピットのヒットコン 40パレータ回路に適用することができる。なお、前記図1に示すnピット一致回路10と同一構成部分には同一符号を付して重複部分の説明を省略する。

【0083】図14において、nビット一致回路30 (多ビット一致回路)は、n個の一致比較部400、出力制御部410、出力部420及び同期信号CLKにて制御されるプリチャージ索子であるPMOSトランジスタ430,431から構成されるダイナミック型論理回路である。

【0084】本実施形態に係るnピット一致回路30

は、前記第1の実施形態に係るnビット一致回路10に対して、出力制御部410の中で使用されている2入力NAND回路411のトランジスタレベルでの回路を、一致比較部400の中で使われている2入力排他的論理和回路401の回路構成回路ディメンジョン(レイアウト)を使い、論理(2NAND)を実現させたものである。

【0085】図15及び図16は上記n個の一致比較部400の構成を説明するための図であり、図15はその論理回路図、図16はその具体的な回路構成図である。図15及び図16に示すように、一致比較部400の論理回路は前記図2及び図3に示す一致比較部100と全く同じ回路構成であり、この部分の説明を省略する。【0086】図17及び図18は上記出力制御部410の構成を説明するための図であり、図17はその論理回路図、図18はその具体的な回路構成図である。

【0087】図17に示すように、出力制御部410の 論理回路は前記図4に示す出力制御部110と同様である。

20 【0088】図18は出力制御部410の2入力NAN D回路411を詳細に示した回路図である。

【0089】図18において、出力制御部410は、被一致比較対象の入力信号対DATA, DATA Nの2入力端子と出力制御信号である1出力端子OUTを持つ。前記被一致比較対象の入力信号対DATA, DATA Nは2入力NAND回路411に入力され、その出力は次段のプルダウン索子412の制御信号となる。前記、プルダウン索子412の一端子は出力端子OUTに接続され、他方の端子は接地端子GNDに接続される。【0090】上記2入力NAND回路411は、図16

【0090】上記2入力NAND回路411は、図16に示す一致比較部400の2入力排他的論理和回路401のトランジスタレベルでの回路構成、回路ディメンジョンをそのまま使い、2NANDの論理を実現している。

【0091】入力信号対DATA、DATA Nは、2入力NAND回路411内のPMOSトランジスタ413、414とNMOSトランジスタ417、419、PMOSトランジスタ415、416とNMOSトランジスタ418、416とNMOSトランジスタ418、415のソース電極は電源端子VDDに接続され、ドレイン電極はPMOSトランジスタ414、416のソース電極にそれぞれ接続される。また、NMOSトランジスタ418、41Aのソース電極は接地端子GNDに接続され、それらのドレイン電極はNMOSトランジスタ417、419のソース電極に接続される。PMOSトランジスタ414、416のドレイン電極とNMOSトランジスタ417、419のドレイン電極とNMOSトランジスタ417、419のドレイン電極とNMOSトランジスタ417、419のドレイン電極は次段のブルダウン素子412の制御信号として使用される。

0 【0092】このように、第3の実施形態に係るnピッ

トー致回路30は、出力制御部410内の2入力NAN D回路411を、一致比較部400内の2入力排他的論 理和回路401に使用された回路構成と同じレイアウト を用いて、2NAND論理回路を構成している。

【0093】以下、上述のように構成されたnピットー 致回路30の動作を説明する。

【0094】上記nビット一致回路30の全体の回路動 作はヒット時もミス時も、第1の実施形態で説明したn ビット一致回路10と同様である。

【0095】同期信号CLKがハイレベルになり、図1 10 8に示す被一致比較対象の入力信号対DATA, DAT A Nが相補的な信号状態に遷移したとき、出力制御部 410の2入力NAND回路411は、PMOSトラン ジスタ413、414のパス又はPMOSトランジスタ 415,416のパスが導通状態になることにより、ハ イレベルの信号を出力する。この入力信号対DATA、 DATA Nの信号遷移から2入力NAND回路411 出力までの遅延時間は、一致比較部400での2入力排 他的論理和回路401の遅延時間とほぼ等しい。これ は、一致比較部400と出力制御部410内のブルダウ 20 ン素子402、412の活性化のタイミングが等しくな ることを示す。

【0096】以上のように、第3の実施形態によれば、 出力制御部410内の2入力NAND回路411を一致 比較部400内の2入力排他的論理和回路401の回路 構成 (レイアウト) を使い、論理 (2NAND) を実現 しているので、一致比較部400内のブルダウン索子4 02と、出力制御部410内のプルダウン索子412の 活性化タイミング差をなくすことにより、ミス時の内部 ノードCOMP、READYのプルダウンタイミングが 30 等しくなり、出力端子にヒゲ(ハザート)が出力されな くなる効果がある。

【0097】また、レイアウト差による寄生素子(容 量、抵抗)の影響を考慮する必要がないのでタイミング 設計を容易化することができ、レイアウト設計を容易化 することができ開発期間を短縮することができる。

【0098】図19は本発明の第4の実施形態に係る多 ビット一致回路の構成を示すブロック図である。図19 に示す多ピット一致回路も、n入力ピットのヒットコン バレータ回路に適用することができる。なお、前記図1 40 に示すれビット一致回路10と同一構成部分には同一符 号を付して重複部分の説明を省略する。

【0099】図19において、nピット一致回路40 (多ピット一致回路) は、n個の一致比較部500、出 カ制御部510、出力部520及び同期信号CLKにて 制御されるプリチャージ索子であるPMOSトランジス 夕530,531、及び負荷回路540から構成される ダイナミック型論理回路である。

【0100】本実施形態に係るnビット一致回路40

対して、タイミング調整用の負荷回路540を内部ノー ドREADYに付加したものである。

【0101】上記負荷回路540は、出力制御部510 内のブルダウン素子512で内部ノードREADYをデ ィスチャージする遅延時間を、1ビット分の一致比較部 500内のプルダウン索子502で内部ノードCOMP をディスチャージ(nピット中、1ピットのみが不一致 するワーストケース) する遅延時間と、等しくする、又 はそれより大きくするために付加したものであり、例え ば、ゲート電極ソース電極を接地端子に接続し、ドレイ ン電極を内部ノードREADYに接続したダミーのNM OSトランジスタ541により構成する。

【0102】この負荷回路540は、内部ノードREA DYの出力制御部510内のプルダウン素子512のプ ルダウン駆動能力から決定される遅延時間を負荷回路5 40によりタイミング調整し、内部ノードCOMPに寄 生する全寄生容量(ワイヤードオア接続による一致比較 部500うちのn個のブダウン索子502の接合容量と その配線容量の総和)に対し1ヒット分のプルダウン素 子502のブルダウン駆動能力により決定される遅延時 間と等しく、又はそれより大きくするのものである。

【0103】この負荷回路540は、例えば、ゲート電 極ソース電極を接地端子に接続し、ドレイン電極を内部 ノードREADYに接続したダミーのNMOSトランジ スタ541を使い、そのディメンジョンを調整したもの

【0104】このように、第4の実施形態に係るnビッ ト一致回路40は、出力制御部510内で用いるブルダ ウン索子512の駆動能力に対応して、出力制御部51 0の出力にタイミング調整用の負荷回路540を付加す るように構成している。

【0105】以下、上述のように構成されたnビットー 致回路40の動作を説明する。

【0106】上記nビット一致回路40の全体の回路動 作はヒット時もミス時も、第1の実施形態で説明したn ヒット一致回路10と同様であるが、第4の実施形態は ミス時に出力端子HITにハザードが出力されないよう にしたものである。

【0107】図20は、ミス時の出力端子HITにヒゲ (ハザード) が出力されてしまう場合を示した波形図で ある。

【0108】図20に示すように、同期信号CLKがハ イレベルになり、一致比較動作が開始され、例えばn入: カピットのうち1ビットのみが不一致であった場合、そ の不一致ビットの一致比較部500内のプルダウン素子 502一つで、内部ノードCOMPに接続される全寄生 容量(nピット分のブルダウン索子502の接合容量及 び配線容量)をディスチャージしなければならない。

【0109】これに対し、出力制御部510のプルダウ は、前記第1の実施形態に係るnピットー致回路10に 50 ン素子512は、それ自身の接合容量と配線容量のみの ディスチャージでよく、内部ノードCOMPとREAD Yはその寄生容量差あるいはプルダウン索子502,5 12の駆動能力差によってプルダウンのタイミング差が 生じてしまう。

【0110】これらのことを考慮に入れて図20を参照 すると、被一致比較対象の入力信号対DATA[0: n], DATA N[0:n]が相補的な信号対に遷移 してから、出力制御部510の出力である内部ノードR EADYは、直ちにローレベルにプルダウンするが、一 致比較部500の出力であるワイヤードオア接続された 10 内部ノードCOMPは前述したように、n個分のブルダ ウン索子502の全接合容量及びその配線容量をディス チャージしなければならず、ブルダウン動作に時間がか かり、内部ノードCOMPの立ち下がりとREADYの 立ち下がりとでは遅延差が生じてしまう。

【0111】これは、内部ノードREADYはローレベ ルに論理が確定し出力部520を活性化させても、内部 ノードCOMPはまだブリチャージされたままの状態 (ヒット時の状態) でまた論理が確定されておらず、そ の遅延差分だけ、出力端子HITには、ミスにもかかわ 20 らずハイレベルの信号(ヒットの信号)を出力してしま うことになる。

【0112】第4の実施形態では、その内部ノードRE ADYに負荷回路540を付加して、READYの寄生 容量を調整したことでその立ち下がりの遅延時間が増加 し、内部ノードCOMPの立ち下がりの遅延時間と等し く、又はそれより大きくしたことにより、ミス時の出力 端子HITにヒゲ (ハザード) が出力されないようにし たものである。

【0113】以上のように、第4の実施形態によれば、 出力制御部510うちのプルダウン素子512の駆動能 力に対応させて、内部ノードREADYにタイミング調 整用の負荷回路540を付加したことにより、内部ノー ドREADYの立ち下がり遅延時間が内部ノードCOM Pの立ち下がり遅延時間と等しく、又はそれより大きく なるので、不一致ピット数とは無関係に、出力端子HI Tにハザードが出力されなくなり信頼性のある出力信号 を獲得することができる。また、ミス時に出力端子HI Tにハザードが出力されないことにより、次段の回路が 誤動作しないようになるとともに、次段の回路の消費電 40 力を削減することができる。

【0114】図21は本発明の第5の実施形態に係る多 ビット一致回路の構成を示すプロック図である。なお、 前記図19に示すnピット一致回路40と同一構成部分 には同一符号を付して重複部分の説明を省略する。

【0115】図21において、nビット一致回路50 (多ピット―致回路) は、n個の一致比較部600、出 力制御部610、出力部620及び同期信号CLKにて 制御されるプリチャージ索子であるPMOSトランジス **夕630,631、及び負荷回路640から構成される 50 ルダウン素子641の接合容量)をディスチャージす** 

ダイナミック型論理回路である。

【0116】本実施形態に係るnピット一致回路50 は、前記第4の実施形態に係るnヒット一致回路40に 対して、一致比較部600、出力制御部610の中で使 用されているブルダウン素子641をすべて同一のブル ダウン索子に統一してプルダウン駆動能力を等しくし、 また、負荷回路640はそのプルダウン索子641をダ **ミー索子として(n-1)個接続し、内部ノードCOM** PとREADYの寄生接合容量を全く等しくしたもので

【0117】上記一致比較部600、出力制御部610 の中で使われているプルダウン索子641は、例えば、 前記第1の実施形態又は第2の実施形態で示したもので 全て統一してある。

【0118】上記負荷回路640は、前述した一致比較 部600、出力制御部610の中で使われているプルダ ウン索子641を用いて、制御信号をローレベルに固定 したブルダウン素子641をタイミング調整用のダミー 素子として使用する。この負荷回路640内のダミー素 子641は、内部ノードREADYの接合容量が内部ノ ードCOMPと等しくなるように (n-1) 個接続す る。

【0119】このように、第5の実施形態に係るnビッ・ ト一致回路50は、一致比較部600内で用いるプルダ ウン索子と出力制御部610内で用いるプルダウン索子・ をプルダウン素子641に統一し、出力制御部610の 出力に、タイミング調整用の負荷回路640として、統 ーされたプルダウン索子641をダミー索子として (n 1)個付加するように構成している。

30 【0120】以下、上述のように構成されたnピットー 致回路50の動作を説明する。

【0121】上記nビット一致回路50の全体の回路動 1 作はヒット時もミス時も、前記第4の実施形態で説明し たnピット一致回路40と同様であり、第5の実施形態 もミス時に出力端子HITにハザードが出力されないよ うにしたものである。

【0122】第5の実施形態では、一致比較部600と 出力制御部610内のブルダウン素子641を同一なも・ のに統一したことにより、プルダウン駆動能力が統一さ~ れ、なおかつ、内部ノードREADYには内部ノードC OMPの寄生接合容量と等価になるダミー素子641が (n-1) 個接続されたことにより、両内部ノードの寄 生接合容量が等しくなり、両ノードの遅延時間差が無く なる。

【0123】同期信号CLKがハイレベルになり、一致 比較動作が開始され、例えば n 入力ビットのうち 1 ビッ トのみが不一致であった場合、その不一致ビットの一致 比較部600内のプルダウン索子641一つで、内部ノ ードCOMPに接続される全接合容量(nピット分のブ

る。同様に、出力制御部 6 1 0 のブルダウン素子 6 4 1 は、負荷回路 6 4 0 内の (n-1) 個のダミー素子 6 4 1 が接続されたことにより、内部ノード C O M P と等価の寄生容量 (n ビット分のブルダウン素子 6 4 1 の接合容量) をディスチャージすることになる。

【0124】一致比較部600と出力制御部610内の プルダウン素子641は同じものに統一されたので、そ の駆動能力が統一され、なおかつ、内部ノードCOM P,READYの寄生接合容量が統一されたことによ り、全く同タイミングで両ノードはディスチャージされ 10 ることになる。これにより、ミス時の場合、出力端子H ITにはハザードが出力されない。

【0125】以上のように、第5の実施形態によれば、一致比較部600、出力制御部610内で使われるブルダウン素子641を統一して駆動能力を等しくし、なおかつ、内部ノードREADYに負荷回路640を接続し、その負荷回路640もその前述したブルダウン素子641を使いダミー素子として(n-1)個接続しているので、内部ノードCOMPとREADYの寄生接合容量が全く等しくすることができ、これにより、ブルダウ20ン素子のブロセス変動に左右されないタイミング設計が可能となる。

【0126】図22は本発明の第6の実施形態に係る多 ビット一致回路の構成を示すブロック図である。なお、 前記図19に示すnビット一致回路40と同一構成部分 には同一符号を付して重複部分の説明を省略する。

【0127】図22において、nビット一致回路60 (多ビット一致回路)は、n個の一致比較部700、出力制御部710、出力部720及び同期信号CLKにて制御されるプリチャージ索子であるPMOSトランジスタ730,731、及び負荷回路740から構成されるダイナミック型論理回路である。

【0128】上記nビット一致回路60は、前記第4の実施形態に係るnビット一致回路40に対して、出力制御部710を出力部720からレイアウト的に一番離れている一致比較部700に入力される入力信号対(DATA[0:n], DATA N[0:n]の中の1ビットの信号対)を出力制御部710に入力するようにしたものである。

【0129】図22の場合、DATA[0],DATAN[0]を入力する一致比較部700がレイアウト的に出力部720から一番離れているものとし、この一致比較部700に隣接して出力制御部710を配置し、前記DATA[0],DATAN[0]を出力制御部710に入力しするように構成する。これにより、出力制御部710から出力部720までの内部ノードREADYのレイアウト配線長が、一致比較部700から出力部720までの内部ノードCOMPの最長の配線長と等しくなる。

【0130】このように、第6の実施形態に係るnビット一致回路60は、出力部720からレイアウト的に最も離れている一致比較部700に対して出力制御部710を隣接して配置し、一致比較部700に入力される被一致比較信号対を、出力制御部710に入力するようにレイアウトしている。 以下、上述のように構成されたnビット一致回路60の動作を説明する。

【0131】上記nビット一致回路60の全体の回路動作は、ヒット時もミス時も、前記第4の実施形態で説明したnビット一致回路40と同様であり、ミス時に出力端子HITにハザードが出力されないようにしたものである。

【0132】特に、この第6の実施形態に係るnビット一致回路60は、出力制御部710から出力部720までの内部ノードREADYのレイアウト配線長を、一致比較部700から出力部720までの内部ノードCOMPの最も長いの配線長と等しくしたので、両ノードの寄生の配線容量及び配線抵抗を等しくすることができ、両ノードの遅延時間差がなくなる。

【0133】以上のように、第6の実施形態によれば、出力制御部710を出力部720からレイアウト的に一番離れている一致比較部700に隣接させ配置し、その一致比較部700に入力される入力信号対(DATA [0:n],DATA N[0:n]の中の1ピットの信号対)を出力制御部710に入力するように構成しているので、内部ノードCOMPと内部ノードREADYの寄生の配線容量及び配線抵抗が等しくなり、一致比較の入力数増加に対し、一致比較部700のワイヤードオア接続部の配線が長くなって寄生の配線容量及び配線抵抗が増加しても、それとは無関係に出力端子HITにハーザードが出力されないタイミング設計を行うことができる。

【0134】図23は本発明の第7の実施形態に係る多ピット一致回路の構成を示すブロック図である。なお、前記図19に示すnピット一致回路40と同一構成部分には同一符号を付して重複部分の説明を省略する。

【0135】図23において、nビット一致回路70 (多ビット一致回路)は、n個の一致比較部800、出力制御部810、出力部820及び同期信号CLKにて制御されるプリチャージ索子であるPMOSトランジスク830,831、及び負荷回路840から構成されるダイナミック型論理回路である。

【0136】上記nビット一致回路70は、前記第5の 実施形態に係るnビット一致回路50に対して、一致比 較部800、出力制御部810の中で使われているブル ダウン索子841をすべて同一のブルダウン索子に統一 し、また、負荷回路840はそのブルダウン索子841 をダミー索子としてn個、又はそれ以上接続し、内部ノ ードREADYの寄生接合容量を内部ノードCOMPの それより大きくしたものである。

20

【0137】このように、第7の実施形態に係るnビッ ト一致回路70は、 nビットの一致比較部800内で用 いるブルダウン索子841と、出力制御部810内で用 いるプルダウン索子841の駆動能力を統一し、出力制 御部810の出力に、タイミング調整用の負荷回路84 0として、統一されたブルダウン索子841を使いダミ 一索子としてn個、又はそれ以上、付加するように構成 している。

【0138】以下、上述のように構成されたnピットー 致回路70の動作を説明する。

【0139】上記nヒット一致回路70の全体の回路動 作は、ヒット時もミス時も、前記第5の実施形態で説明 したことと同様であり、ミス時に出力端子HITにハザ ードが出力されないようにしたものである。

【0140】この第7の実施形態に係るnピット一致回 路70は、第5の実施形態に係るnピット一致回路50 に対し、内部ノードREADYの寄生接合容量を内部ノ ードCOMPに対して大きくすることにより、内部ノー ドREADYの立ち下がり遅延時間が内部ノードCOM Pのそれより、大きく設定することができる。これは、 出力部820の活性化タイミングが、負荷回路840で さらに追加したダミー索子841の寄生接合容量のディ スチャージ分だけ遅れ、ミス時のときの出力端子HIT に確実にハザードが出力されないことになる。

【0141】以上のように、第7の実施形態によれば、 一致比較部800、出力制御部810内で使われるプル ダウン索子841を統一し、なおかつ、内部ノードRE ADYに負荷回路840を接続し、さらにその負荷回路 840もその前述したブルグウン索子841を使いダミ ー素子としてn個、又はそれ以上接続するようにしてい 30 るので、内部ノードREADYの寄生接合容量を内部ノ ードCOMPに対して大きく設定することができ、ミス 時のときの出力端子HITに確実にハザードを出力させ ないようにすることができ、タイミング設計のマージン を向上させることができる。

【0142】なお、上記各実施形態に係るnヒット一致 回路では、半導体集積回路におけるキャッシュメモリ等 に用いられるnピット一致回路に適用することができる が、nヒットの入力信号の全ヒットについて一致比較を 行う多ピット一致回路であれば、どのような集積回路装 40 置(例えば、ヒットコンバレータ回路)に用いてもよ く、あるいは集積回路装置内部に組み込まれて使用され る回路にも適用できることは言うまでもない。

【0143】また、上記各実施形態に係るnヒット一致 回路は、nヒットの被一致比較対象の入力信号と、nヒ ットの一致比較対象の入力信号の全ピットについて一致 比較を行うものであれば、そのビット数は何ビットでも よく、また、不一致比較結果を出力する多ピット不一致 回路であってもよいことは勿論である。

・致回路、一致比較部、出力制御部、出力部等を構成する 回路、それら回路内のMOSトランジスタ、パイポーラ トランジスタ、ゲート回路、ブルダウン索子などの個 数、種類、接続状態等は上記各実施形態に限定されな W.

#### [0145]

【発明の効果】本発明に係る多ピット一致回路では、同 期信号によって活性化される被一致比較対象のnヒット の入力信号対と一致比較対象の入力信号を入力して各ビ ットの比較結果を出力する一致比較部と、被一致比較対 象のnビットの入力信号対のうち、1ビット分の信号対 を入力し、該入力信号対の遷移を検出して入力遷移検出 信号を出力する出力制御部と、nビット分の比較結果 を、入力遷移検出信号によって活性化させる出力部とを 備え、一致比較部が、2入力排他的論理和回路とその出 力を制御信号とするプルダウン索子にオープンドレイン NMOSを用いて一致比較結果を出力する構成とし、出 力制御部は、2入力NAND回路とその出力を制御信号 とするプルダウン累子であるオープンドレインNMOS により入力遷移検出結果を出力する構成とし、nビット の一致比較部の出力をワイヤードオア接続させ、同期信 号に同期してダイナミック動作を行うように構成してい るので、高速動作が可能になり、レイアウト面積を小さ くでき、コストを削減することができるとともに、消費 電力を小さくすることができる。さらに、n入力ピット の入力信号の論理がどのような場合でも、出力信号HI Tの遅延時間を一定に保つことができ、タイミング設計 を容易にすることができる。

【0146】また、本発明に係る多ピット一致回路で は、一致比較部内のプルダウン索子にバイポーラトラン ジスタを付加して一致比較結果を出力する構成とし、出 力制御部のプルダウン索子にバイポーラトランジスタを 付加して入力遷移検出信号を出力するように構成してい るので、駆動能力を高めて、さらなる高速動作が可能に なる。また、一致比較の入力信号数の増加による、ワイ ヤードオア接続部(一致比較部出力)の寄生容量の増加 に対し、遅延時間の負荷依存性を小さくすることができ

【0147】また、本発明に係る多ピット一致回路で は、出力制御部内の2入力NAND回路を、一致比較部 内の2入力排他的論理和回路に使用された回路構成と同 じレイアウトを用いて、論理回路を構成しているので、 一致比較部内のブルダウン素子と、出力制御部内のブル ダウン索子の活性化タイミング差をなくすことができ、 ミス時の内部ノードCOMP、READYのプルダウン タイミングが等しくなり、出力端子にヒゲ (ハザート) が出力されなくなる効果がある。

【0148】また、本発明に係る多ピット一致回路で は、出力制御部内で用いるブルダウン素子の駆動能力に 【0144】さらに、上記各実施形態に係るnヒットー 50 対応して、出力制御部の出力にタイミング調整用の負荷 回路を付加するように構成しているので、不一致ビット 数とは無関係に、出力端子HITにハザードが出力され なくなり信頼性のある出力信号を獲得することができ る。また、ミス時に出力端子HITにハザードが出力さ れないことにより、次段の回路が誤動作しないようにな るとともに、次段の回路の消費電力を削減することがで

【0149】また、本発明に係る多ピット一致回路で は、一致比較部内で用いるブルダウン素子と出力制御部 内で用いるブルダウン素子を統一し、出力制御部の出力 10 に、タイミング調整用の負荷回路として、該統一された プルダウン索子をダミー素子として(n-1)個付加す るように構成しているので、内部ノードCOMPとRE ADYの寄生接合容量が全く等しくすることができ、こ れにより、プルダウン索子のプロセス変動に左右されな いタイミング設計が可能となる。

【0150】また、本発明に係る多ピット一致回路で は、出力部からレイアウト的に最も離れている一致比較 部に対して出力制御部を隣接して配置し、該一致比較部 に入力される被一致比較信号対を、出力制御部に入力す 20 るようにレイアウトしているので、内部ノードCOMP と内部ノードREADYの寄生の配線容量及び配線抵抗 が等しくすることができ、一致比較の入力数増加に対 し、一致比較部のワイヤードオア接続部の配線が長くな って寄生の配線容量及び配線抵抗が増加しても、それと は無関係に出力端子HITにハザードが出力されないタ イミング設計を行うことができる。

【0151】また、本発明に係る多ピット一致回路で は、nビットの一致比較部内で用いるブルダウン素子 と、出力制御部内で用いるブルダウン素子の駆動能力を 30 統一し、出力制御部の出力に、タイミング調整用の負荷 回路として、該統一されたブルダウン素子を使いダミー 索子としてn個、又はそれ以上、付加するように構成し ているので、内部ノードREADYの寄生接合容量を内 部ノードCOMPに対して大きく設定することができ、 ミス時のときの出力端子HITに確実にハザードを出力 させないようにすることができ、タイミング設計のマー ジンを向上させることができる。

#### 【図面の簡単な説明】

【図1】本発明を適用した第1の実施形態に係る多ピッ 40 ト一致回路の構成を示すブロック図である。

【図2】上記多ピット一致回路の一致比較部の論理回路 図である。

【図3】上記多ピット一致回路の一致比較部の構成を示 す回路図である。

【図4】上記多ピット一致回路の出力制御部の論理回路 図である。

【図5】上記多ピット一致回路の出力制御部の構成を示 す回路図である。

【図6】上記多ヒット―致回路の動作を具体的に説明す 50 1,621,721,821 インパータ回路、12

るためのブロック図である。

【図7】上記多ピット一致回路のヒット時の各ノード電 位を示す波形図である。

【図8】上記多ピット一致回路のミス時の各ノード電位 を示す波形図である。

【図9】本発明を適用した第2の実施形態に係る多ピッ ト一致回路の構成を示すプロック図である。

【図10】上記多ピット一致回路の一致比較部の論理回 路図である。

【図11】上記多ピット一致回路の一致比較部の構成を 示す回路図である。

【図12】上記多ピット一致回路の出力制御部の論理回 路図である。

【図13】上記多ピット一致回路の出力制御部の構成を 示す回路図である。

【図14】本発明を適用した第3の実施形態に係る多ビ ット一致回路の構成を示すブロック図である。

【図15】上記多ピット一致回路の一致比較部の論理回 路図である。

【図16】上記多ピット一致回路の一致比較部の構成を 示す回路図である。

【図17】上記多ピット一致回路の出力制御部の論理回 路図である。

【図18】上記多ピット一致回路の出力制御部の構成を 示す回路図である。

【図19】本発明を適用した第4の実施形態に係る多ピ ット一致回路の構成を示すプロック図である。

【図20】上記多ピット一致回路のミス時のHIT信号 のヒゲを示す波形図である。

【図21】本発明を適用した第5の実施形態に係る多ピ ット一致回路の構成を示すブロック図である。

【図22】本発明を適用した第6の実施形態に係る多ピ ット一致回路の構成を示すブロック図である。

【図23】本発明を適用した第7の実施形態に係る多ピ ット一致回路の構成を示すブロック図である。

【図24】従来の多ピット一致回路の構成を示すプロッ ク図である。

#### 【符号の説明】


10, 20, 30, 40, 50, 60, 70 ntyl 一致回路(多ピット一致回路)、100,300,40 0,500,600,700,800 n個の一致比較 部、101,301,401,501,601,70 1,801 2入力排他的論理和回路、102,11 2,312,412 プルダウン索子、103 インパ ータ索子、110,310,410,510,610, 710,810 出力制御部、111,311,41 1,511,611,711,8112入力NAND回 路、120,320,420,520,620,72 0,820 出力部、121,321,421,52

2,322,422,522,622,722,822 2NOR回路、130,131,330,331,4


0,731,830,831 プリチャージ索子である PMOSトランジスタ、540,640,740,84 0 負荷回路

[図1]


30, 431, 530, 531, 630, 631, 73





第1の実施形態のn入力ビット―致回路 のプロック図




【図2】









【図5】




n ピット一数回路 10 の動作を具体的に 説明するための図



【図15】




【図9】




第2の実施形態のπ入力ピット一数回路 のプロック図

【図10】




| (図12) | (ZO12) | (ZO1




出力制御部 410 の論理回路図



80-382-8 334




【図18】




出力制御部 410 の回路構成例

#### 【図19】




第4の実施形態のn入力ピット一致回路 のプロック図

#### [図20]




第4の実施形態のn ビット一致囲路40の ミス時のHIT 信号のヒゲの被形図

【図21】




第5の実施形態のn人力ピット一致回路 のプロック図

### 【図23】



第7の実施形態のn入力ピット―**致**回路 のプロック図

## 【図22】



第6の実施形態のn入力ピット―**教回路** のプロック図

【図24】

